Внедрение аппаратной реализации протокола PTP в контроллер подсистемы синхронизации для эксперимента SPD

Подсистема синхронизации времени, разрабатываемая в рамках эксперимента SPD имеет в себе контроллер. Главная задача контроллера – управление оконечными узлами подсистемы синхронизации. Управление происходит с по-мощью команд, которые содержат в себе поле с временной меткой. Для синхронизации часов контроллера должен использоваться протокол PTP. В работе рас-смотрен подход к разработке платформонезависимой реализации протокола PTP на базе ПЛИС с использованием процессорного ядра с архитектурой RISC-V, результаты полученной разработки.

СОДЕРЖАНИЕ

СПИСОК СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ .............................. 8

ВВЕДЕНИЕ .................................................................................................................. 9

1. ОБЗОР ПРЕДМЕТНОЙ ОБЛАСТИ ..................................................... 11

1.1 Подсистема синхронизации времени ............................................................ 11

1.2 Сетевые протоколы синхронизации времени ............................................... 12

1.2.1 Network Time Protocol .................................................................. 13

1.2.2 Precision Time Protocol ................................................................. 14

1.3 Подходы к реализации протокола PTP .......................................................... 18

1.3.1 Программные реализации протокола ........................................ 18

1.3.2 Гибридные реализации протокола ............................................. 18

1.3.3 Аппаратные реализации протокола ........................................... 19

2. СОЗДАНИЕ АППАРАТНОЙ ЧАСТИ УСТРОЙСТВА ..................... 21

2.1 Аппаратная платформа .................................................................................... 21

2.2 Процессорное ядро PicoRV 32 ....................................................................... 21

2.3 Элементы PTP .................................................................................................. 24

2.4 Генератор посылок PTP .................................................................................. 27

2.5 Контроллер подсистемы синхронизации времени ....................................... 28

2.6 Аппаратная реализация стека UDP/IP ........................................................... 30

2.7 Сбор устройства из аппаратных модулей ..................................................... 30

3. СОЗДАНИЕ ПРОГРАММНОЙ ЧАСТИ УСТРОЙСТВА .................. 32

3.1 Компиляция программы .................................................................................. 32

3.2 Инициализация процессорного ядра ............................................................. 32

3.3 Алгоритм синхронизации ............................................................................... 33

3.4 Отладочные функции ...................................................................................... 36

4. ЗАПУСК И ТЕСТИРОВАНИЕ УСТРОЙСТВА ................................. 37

Заключение ................................................................................................................ 43

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ ............................................... 44

Приложение. Исходный код разработанного устройства ..................................... 46

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. 1588 Tiny IP Core: IEEE1588v2 CPU-Less Slave Clock [Электронный ресурс] - URL: (дата обращения: 10.06.2025)

2. 1588-2019 - IEEE Standard for a Precision Clock Synchronization Protocol for Net-worked Measurement and Control Systems / 16-07-2020 - URL: (дата обращения 10.06.2025)

3. A. Arteaga A Survey on IEEE 1588 Implementation for RISC-V Low-Power Em-bedded Devices / A. Arteaga et al. - Electronics, 2024 - 458 с. - URL: (дата обращения: 10.06.2025)

4. Daniluk G. White Rabbit calibration procedure [Электронный ресурс]. – URL: https:/ (дата обращения: 10.06.2025).

5. Daniluk G., Wlostowski T. White Rabbit: Sub-Nanosecond Synchronization for Embedded Systems // Proceedings of the 43rd Annual Precise Time and Time In-terval Systems and Applications Meeting. Long Beach, California, 2011. – Pp. 45–60

6. Dario A. PTP version 1 implementation on FPGA with NIOS processor and Gigabit MAC IP [Электронный ресурс]. - URL: https: (дата обращения: 10.06.2025)

7. Hardware Assisted 1588 [Электронный ресурс] - URL:(дата обращения 10.06.2025

всего 16 источников